数字化时代，数据存储、计算、传输和应用的需求成为新的驱动力。对于云服务、高性能计算等高端芯片来说，底层IP的支持至关重要，其中DDR技术、Chiplet和高速SerDes尤为重要。芯动科技推出了以高性能计算“三件套”为核心的共性IP平台，专为面向HPC常用的CPU/GPU/DPU/NPU等高算力SoC场景而设计。

芯动的高性能计算“三件套”包括全球顶尖的全系高端DDR系列、首个兼容UCIe标准的Innolink™Chiplet系列和国内领先的SerDes（PCIe6/5）系列。这些IP解决方案可以全面协助客户优化高性能计算、AI和图形应用等系统芯片SoC上严苛的性能、功耗和成本目标，从而提高SoC研发效率，降低风险，并为数字时代算力需求升级提供有力支持。

芯动科技在高性能高可靠IP领域已经深耕16年，他们提供的HPCIP“三件套”具有三大显著优势。首先是性能高端，无论是DDR、SerDes还是Chiplet，芯动的性能都是全球领先的，并且接口覆盖最全；第二是高端工艺验证，他们已经在高端10nm/8nm/7nm/6nm/5nm/3nm工艺上进行了验证，并授权客户量产；第三是跨平台，保证生产安全，芯动的IP已经在台积电/三星/格芯/联华电子/英特尔/中芯国际/华力等各大主流代工厂中得到验证，已授权全球数十亿颗高端SoC芯片量产，可以加快SoC开发并降低风险。

芯动拥有全球顶尖的全系高端DDR存储接口解决方案，突破了内存墙。他们不仅率先突破了10Gbps，量产了全球速率最快的LPDDR5/5XComboIP，还首发了全球速度最高的GDDR6/6XComboIP（PAM4-21Gbps），同时兼容HBM3.0/HBM2e的ComboIP，运行速率高达7.2Gbps。所有高端DDR系列IP都提供PHY和Controller整体解决方案，并且已经在先进工艺上进行了量产测试，全面支持JEDEC各种标准，在性能和稳定性、尺寸和功耗、兼容更多协议、应用场景优化、易用性和集成度等方面表现出色，可以帮助CPU/GPU/NPU高性能计算、汽车自动驾驶、移动终端等高性能应用实现突破。

对于时下热门的Chiplet技术，芯动推出了兼容UCIe的Chiplet连接解决方案-Innolink™Chiplet，可以跨工艺、跨封装，帮助芯片设计企业和系统厂商突破单晶粒制造的极限和单一芯片性能的瓶颈，已经在先进工艺上成功量产。这个方案不仅支持标准封装和先进封装，还可以支持短距PCB场景，具有低延时、低功耗、高带宽密度以及超高性价比的优势。它涵盖了D2D、C2C、B2B等连接场景，提供封装设计、可靠性验证、信号完整性分析、DFT、热仿真、测试方案等全套服务。

芯动的高速SerDes全套解决方案可以打通信息的高速公路。他们的32/56/64GSerDes在速率、各种接口标准种类和硅验证覆盖率等重要指标上已经处于国际前沿。这些解决方案包括PCIe6/5（向下兼容PCIe4/3/2）、USB3.2/3.0、SATA、XAUI、SATA、RapidIO、CXL2.0等，而最新的112GSerDes也正在加紧开发中。这些解决方案具有高兼容性、低成本、高性能和高可靠性，提供一站式无忧集成，还可以灵活定制Retimer和Switch交换芯片，适用于5G通信、自动驾驶、人工智能、大数据存储、云计算、高性能图像媒体处理、万物互联等各种应用。

芯动科技与是德科技合作多年，双方都致力于帮助客户克服端到端的挑战。是德科技提供基于磷化铟半导体工艺的高性能测试设备，从验证、一致性测试到规格评估，全面推动芯动科技HPCIP“三件套”的技术创新。在高性能计算领域，他们共同助力开发者优化和提升下一代系统芯片的性能，加速产品上市。

芯动科技的技术总监高专指出，他们在高性能IP和芯片定制方面已经有16年的钻研经验，深谙芯片IP的发展规律。芯动的技术不仅在性能方面处于高端水平，尤其是全系DDR技术、兼容UCIe的Chiplet和PCIe5.0/6.0等高性能计算“三件套”都处于国际顶级水平，并且与全球知名厂商有合作。此外，芯动在先进工艺方面也走在前面，已经覆盖了全球各大主流代工厂的工艺节点，是全球两大5nm工艺线认证的官方技术合作伙伴，拥有200次先进工艺流片和60亿颗高端SoC授权量产的记录，是极具口碑的IP和定制服务老牌厂商。

来源：芯动科技 编辑：邱江勇 美编：马利亚 监制：连晓东 来源：今日头条 作者：中国电子报